


# LSIの電源雑音の オンチップ測定回路

NEC システムデバイス研究所

高宮 真

taka@mel.cl.nec.co.jp





# 発表内容

---

- LSI設計における電源ノイズ問題
- オンチップ測定回路の必要性と可能性
- オンチップ測定回路の紹介
  - ◆ 電源ノイズ波形測定
  - ◆ 電源ノイズスペクトラム測定
  - ◆ 製品搭載が可能な回路
- まとめ


# Power/Signal Integrity(PI/SI)の劣化問題



- 原因は大局かつ複雑  
→ 予測困難  
(例) 電源ノイズは実装やアプリケーションに依存する
- 高速な現象  
→ 実測困難


# LSIの高速化に伴うPI/SI問題の顕在化

## オンチップのクロック信号波形




- LSI設計でノイズ、ジッタは**設計マージン**として考慮される
- 高速化、低電圧化に伴い、**相対的なノイズ、ジッタが増大**
  - 従来は無視できたノイズ、ジッタがLSI性能に影響
  - 動作不良が多発**

# 電源ノイズ予測の難しさ(1)



(例) オンチップデカップリング容量( $C_d$ )の必要量は？




- ・  $C_d$ 有無のPentium4の最大クロック周波数の実測
- ・  $C_d$ 除去による周波数低下量はSimu.による予測よりはるかに小

LSI性能の $C_d$ 依存  
は予測困難

# 電源ノイズ予測の難しさ(2)

## ■ Pentium4の電源ノイズスペクトラムのアプリケーションプログラム依存の実測


Full-chip reset



F-domain: 250MHz/div

↔  
ピーク周波数が変化

Graphics-intensive




F-domain: 250MHz/div

Ref [2]

## ■ 電源電流(Ip)はプログラム依存あり

→ ある特定のプログラムで、想定外の大きな電源ノイズにより動作不良が発生する。最悪Ipを正確に予測するのは困難。


# 従来のLSI開発スキームの問題



# 発表内容

---

- LSI設計における電源ノイズ問題
- オンチップ測定回路の必要性と可能性
- オンチップ測定回路の紹介
  - ◆ 電源ノイズ波形測定
  - ◆ 電源ノイズスペクトラム測定
  - ◆ 製品搭載が可能な回路
- まとめ






# オンチップ測定の実現性


- オンチップ波形は非常に高速 (数10ps)

## オフチップ測定 (従来)



- ・ プロービングが困難 (特にフリップチップ)
- ・ 寄生L, Cが大 → 不正確な測定


## オンチップ測定 (提案)




- ・ LSI上で測定処理 (サンプリング測定等)
- ・ 寄生L, Cが小 → 正確な測定
- ・ 要求: 搭載しやすさ(面積、入出力、電源)

- オンチップ測定がPI/SI測定の**ほぼ唯一の手段**

# オンチップ測定回路を用いたLSI開発スキーム



# いつオンチップ測定を行うか？




- より顧客に近いリアルなデータを集めるほど、測定結果の価値が高まる
- 将来的には、顧客や動作環境に応じて設計マージンを変えることも可能

# 顧客からの多数の情報を活用する例

- 非半導体業界では、顧客のエラー報告とそれに基づく修理・性能向上が常識化
  - ・メーカ想定外の不良に対する対策
  - ・オーバースペック防止、誤動作回避、故障予測、best effort型の性能提供
- LSI設計・開発でも今後必須 → オンチップ測定回路がキー技術

## 自動車

車検  
不具合情報収集



## OA機器

コピー機、FAX  
の使用履歴や  
エラー情報を蓄積



## ソフトウェア



### msimn.exe

問題が発生したため、msimn.exe を終了します。ご不便をおかけして申し訳ありません。



作業途中であった場合、その情報は失われた可能性があります。

この問題を Microsoft に報告してください。  
msimn.exe のエラー報告が作成されました。弊社では、この報告を製品の改善に役立てるとともに、匿名の機密情報として扱います。

エラー報告に含まれるデータの参照：[ここをクリックしてください。](#)


エラー報告を送信する(S)

送信しない(N)


ユーザは将来、自分自身がより良い製品を利用できることを期待してエラー情報を報告

# 発表内容

---

- LSI設計における電源ノイズ問題
- オンチップ測定回路の必要性と可能性
- オンチップ測定回路の紹介 
  - ◆ 電源ノイズ波形測定
  - ◆ 電源ノイズスペクトラム測定
  - ◆ 製品搭載が可能な回路
- まとめ

# オンチップ測定回路の学会動向



■ VLSI symp. 2004で電源ノイズ測定が急増

# 電源ノイズ測定回路の一覧

機関	測定結果	新規性(世界初)	文献
NEC	電圧波形	電源ノイズ測定	[3]
Intel	電圧振幅と タイミング	プログラム依存のノイズ測定, デジタルテスト制御	[4]
松下 神戸大	電圧波形	多種類測定 (Vdd/Gnd, p/n-wellノイズ)	[5]
Stanford Rambus	ノイズ スペクトラム	電圧波形のスペクトラム測定	[6]
NEC	電圧波形	製品搭載が可能	[7]
神戸大	電圧波形	小面積(約 $10\mu\text{m} \times 80\mu\text{m}$ ) →ノイズのチップ面内分布測定	[8]
東大	電流波形	電流波形測定	[9]

4件を  
以降で  
紹介

■ 目的の異なる多種多様な測定回路が続出

# オンチップ測定回路のチェック項目

## 必須条件

- ・測定の基準(電圧)は何か？
- ・電源ノイズ耐性
- ・測定結果の妥当性検証  
(キャリブレーション)

## 測定しやすさ

- ・測定TAT
- ・測定装置

## 搭載しやすさ

- ・小面積
- ・専用Vdd不要
- ・特殊プロセス不要
- ・アナログI/O不要
- ・少ピン数
- ・I/Oが低速

矛盾あり

## 情報の多さ, 多様性


- ・高精度(時間, 電圧)
- ・広範囲(時間, 電圧)
- ・リアルタイム測定  
(←→サンプリング測定)
- ・振幅だけ → 波形 → スペクトラム

■ 測定回路の使用目的により、上記のバランスが変化する



# 電源ノイズ測定回路の位置づけ


測定結果の情報の多さ, 多様性




□ 「情報の多さ」と「搭載しやすさ」の両立が将来課題

# 発表内容

---

- LSI設計における電源ノイズ問題
- オンチップ測定回路の必要性と可能性
- オンチップ測定回路の紹介
  - ◆ 電源ノイズ波形測定 
  - ◆ 電源ノイズスペクトラム測定
  - ◆ 製品搭載が可能な回路
- まとめ

# サンプリングオシロスコープマクロ (NEC)





- 動作原理：電源ノイズをサンプリングしてアナログ値のまま出力
- 性能： $\Delta T = 10\text{ps} \rightarrow 100\text{GSa/s}$ 、帯域: 8GHz

# 試作チップ(NEC)


Ref [3]

1.2V, 0.13 $\mu\text{m}$  CMOS



# Vdd/Gndノイズの測定(NEC)






Ref [3]



■ オーバーシュート/アンダーシュートするノイズ波形の実測に成功

# Vdd/Gnd, p/n-wellノイズの測定 (松下/神戸大)


Ref [4]



- 50MHzのレジスタファイル
- 基板バイアス制御のためwell電位をVdd/Gndから分離
- wellノイズとVdd/Gndノイズは異なる
- ノイズ問題が複雑化


# 発表内容

---


- LSI設計における電源ノイズ問題
- オンチップ測定回路の必要性と可能性
- オンチップ測定回路の紹介
  - ◆ 電源ノイズ波形測定
  - ◆ 電源ノイズスペクトラム測定 
  - ◆ 製品搭載が可能な回路
- まとめ

# 周波数スペクトラム測定の必要性

従来  
(波形測定)




ノイズの大小は分かるが何をすれば  
ノイズを減らせるかが不明




原因推定困難

新規  
(スペクトラム測定) Ref [10]



何を直せばノイズを減らせるかが分かる

原因推定可能






# 電源ノイズスペクトラム測定回路 (Stanford大, Rambus)

25

Ref [6]




■ RambusのSerDes(RaserX)のテストチップに搭載

■ スペクトラムの測定方法

- (1) 2台の測定回路(Sampler)で $\Delta T$ 異なる測定タイミングで電源ノイズを測定
- (2) 2つの測定結果の自己相関をフーリエ変換

# 電源ノイズスペクトラムの測定 (Stanford大, Rambus)




0.13 $\mu$ m CMOS  
アナログ電源の電源ノイズを測定  
SerDesは4Gbpsで動作


電源ノイズの発生原因が推定可能

# 発表内容

---

- LSI設計における電源ノイズ問題
- オンチップ測定回路の必要性と可能性
- オンチップ測定回路の紹介
  - ◆ 電源ノイズ波形測定
  - ◆ 電源ノイズスペクトラム測定
  - ◆ 製品搭載が可能な回路 
- まとめ


# 製品搭載が可能な波形測定回路(NEC)



- オンチップ測定回路の製品搭載への3つの障害を克服
  - ◆ クロック波形測定をテストチップでデモ
  - ◆ 電源ノイズ測定回路を製品に搭載  
→よりリアルな電源ノイズのデータ収集が可能に


# 波形測定の実理(NEC)

Ref [7]



# 高速クロック信号波形の測定(NEC)


90nm CMOS  
テストチップ




波形測定回路  
( $350\mu\text{m} \times 140\mu\text{m}$ )

Ref [7]

クロック信号  
(2.2GHz)




グローバルクロック  
分配用2mm配線



波形測定回路

配線のモデリングにフィード  
バックしCADの妥当性を検証

クロック信号  
波形を測定



オンチップインダクタンス  
によるアンダーシュート波  
形を世界で初めて測定

# 電源ノイズ測定回路の製品搭載(NEC)




ベクトル型スーパーコンピュータ SX-8

- ・ 65TFLOPS (4096 CPU構成時)
- ・ 2004年12月出荷開始

2GHz CPU

90nm  
CMOS



電源ノイズ測定回路

□ 実アプリケーションでの電源ノイズ測定により、高性能化/高信頼性を実現

# まとめ

- オンチップ測定回路がLSIのPower/Signal Integrity測定の**ほぼ唯一の手段**
  
- オンチップ測定のメリット
  - (1) PI/SIモデルの高精度化により、PI/SI起因の**不良を設計段階で予防**
  - (2) 設計マージンの適正化により、**次期LSIの目標性能を実現**
  - (3) 誤動作回避、故障予測など**新たな付加価値の提供**
  
- 多種多様なオンチップ測定回路が提案されているが**「高機能」と「搭載しやすさ」の両立が将来課題**



# 参考文献

- [1] T. Rahal-Arabi, G. Taylor, M. Ma, and C. Webb, “Design & validation of the Pentium III and Pentium 4 processors power delivery”, IEEE Symposium on VLSI Circuits, pp. 220–223, 2002.
- [2] T. Rahal-Arabi, G. Ji, M. Ma, A. Muhtaroglu, and G. Taylor, “Development and validation of an electromagnetic distributed power grid model for the 90nm Pentium 4 processor”, IEEE Symposium on VLSI Circuits, pp. 110–113, 2004.
- [3] M. Takamiya, M. Mizuno, and K. Nakamura, “An on-chip 100GHz-sampling rate 8-channel sampling oscilloscope with embedded sampling clock generator”, IEEE International Solid-State Circuits Conference, pp. 182– 183, 2002.
- [4] A. Muhtaroglu, G. Taylor, T. Rahal-Arabi, and K. Callahan, “On-die droop detector for analog sensing of power supply noise”, IEEE Symposium on VLSI Circuits, pp. 193–196, 2003.
- [5] K. Shimazaki, M. Nagata, T. Okumoto, S. Hirano and H. Tsujikawa, “Dynamic power-supply and well noise measurement and analysis for high frequency body-biased circuits”, IEEE Symposium on VLSI Circuits, pp. 94–97, 2004.
- [6] E. Alon, V. Stojanovic, and M. Horowitz, “Circuits and techniques for high-resolution measurement of on-chip power supply noise”, IEEE Symposium on VLSI Circuits, pp. 102–105, 2004.
- [7] M. Takamiya and M. Mizuno, “A Sampling oscilloscope macro toward feedback physical design methodology”, IEEE Symposium on VLSI Circuits, pp. 240–243, 2004.
- [8] T. Okumoto, M. Nagata, K. Taki, “A Built-in technique for probing power-supply noise distribution within large-scale digital integrated circuits”, IEEE Symposium on VLSI Circuits, pp. 98–101, 2004.
- [9] T. Nakura, M. Ikeda, and K. Asada, “Power supply di/dt measurement using on-chip di/dt detector circuit”, IEEE Symposium on VLSI Circuits, pp. 106–109, 2004.
- [10] M. Takamiya, H. Inohara, and M. Mizuno, “On-chip jitter-spectrum-analyzer for high-speed digital designs”, IEEE International Solid-State Circuits Conference, pp. 350– 351, 2004.